EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

07235649

PUBLICATION DATE

05-09-95

APPLICATION DATE

25-02-94

APPLICATION NUMBER

06027101

APPLICANT: TOSHIBA CORP;

INVENTOR: YOSHIDA TORU;


INT.CL.


H01L 27/115

TITLE

MANUFACTURE OF NON-VOLATILE

SEMICONDUCTOR STORAGE DEVICE





ABSTRACT :

PURPOSE: To lessen a memory cell enough in area through a simple manufacturing process by a method wherein a second conductive film is connected between adjacent semiconductor square rods, a flattening insulting film is buried between the semiconductor square rods, and a wiring layer connected to a first conductivity type conductive layer above the semiconductor square rods is formed.

CONSTITUTION: A polysilicon 117 formed on the side wall of a semiconductor square rod 107 is made to serve as a floating gate, and a polysilicon film 121 formed surrounding the floating gate is made to serve as a control gate 121. As a floating gate is formed on the side wall of a semiconductor square rod, it can be formed in a self-aligned manner. Furthermore, semiconductor square rods are reduced in space between them by the thickness of a floating gate, so that the polysilicon 121 is connected between adjacent semiconductor square rods when a polysilicon 121 is formed on the side wall of the floating gate through the intermediary of an insulating film 119. In result, a word line-shaped control gate connected between adjacent semiconductor square rods can be formed in a self-aligned manner.

COPYRIGHT: (C)1995,JPO

THIS PAGE BLANK (USPTO)

~

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-235649

(43)公開日 平成7年(1995)9月5日

(51) Int.Cl.6

識別記号 庁内整理番号 FΙ

技術表示箇所

H01L 27/115

7210-4M

H 0 1 L 27/10

131

審査請求 未請求 請求項の数2 OL (全 6 頁)

(21)出願番号

特願平6-27101

(22)出願日

平成6年(1994)2月25日

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 宮崎 洋一

大分市大字松岡3500番地 株式会社東芝大

分工場内

(72) 発明者 吉田 透

大分市大字松岡3500番地 株式会社東芝大

分工場内


(74)代理人 弁理士 則近 憲佑


(54) 【発明の名称】 不揮発性半導体記憶装置の製造方法

(57)【要約】

【構成】 半導体基板の第1導電型の半導体領域上に第 1 導電型、第2 導電型及び第1 導電型の順に積層した導 電層からなり、互いに隣接した複数の半導体角柱を形成 する工程と、半導体角柱の第2導電型の導電層領域の側 壁に第1の絶縁膜を介して各々独立した第1の導電膜を 形成する工程と、第1の導電膜の側壁に第2の絶縁膜を 介して第2の導電膜を形成し、隣接する複数の半導体角 柱間でこの第2の導電膜を接続する工程と、半導体角柱 間に平坦化用絶縁膜を埋め込む工程と、半導体角柱の上 層の前記第1導電型の導電層と接続した配線層を形成す る工程とを具備することを特徴とする不揮発性半導体記 億装置の製造方法。

【効果】本発明を用いると、簡易な製造工程により、高 密度メモリセルを実現した不揮発性半導体記憶装置の製 造方法を実現できる。また、付随的な効果として、高速 消去・高速読出動作が可能な不揮発性半導体記憶装置を 提供できる。





【特許請求の範囲】

【請求項1】 半導体基板の第1導電型の半導体領域上 に第1導電型、第2導電型及び第1導電型の順に積層し た導電層からなり、互いに隣接した複数の半導体角柱を 形成する工程と、

複数の前記半導体角柱の前記第2導電型の導電層領域の 側壁に第1の絶縁膜を介して各々独立した第1の導電膜 を形成する工程と、

複数の前記第1の導電膜の側壁に第2の絶縁膜を介して 第2の導電膜を形成し、隣接する複数の半導体角柱間で 10 この第2の導電膜を接続する工程と、

前記半導体角柱間に平坦化用絶縁膜を埋め込む工程と、 前記半導体角柱の上層の前記第1導電型の導電層と接続 した配線層を形成する工程とを具備することを特徴とす る不揮発性半導体記憶装置の製造方法。

【請求項2】 半導体基板の第1導電型の半導体領域上 に素子分離用絶縁膜を形成し互いに隣接し前記半導体領域に達する開口部を形成する工程と、

- (a) 前記半導体領域と直接的もしくは間接的に接続した第1導電型、第2導電型及び第1導電型の順に積層した導電層からなり、互いに隣接した複数の半導体角柱を形成する工程と、
- (b) 複数の前記半導体角柱の前記第2導電型の導電層 領域の側壁に第1の絶縁膜を介して各々独立した第1の 導電膜を形成する工程と、
- (c) 複数の前記第1の導電膜の側壁に第2の絶縁膜を 介して第2の導電膜を形成し、隣接する複数の半導体角 柱間でこの第2の導電膜を接続する工程と、
- (d) 前記半導体角柱間に平坦化用絶縁膜を埋め込む工程と、を具備し、さらに前記(a)、(b)、(c)及 30 び(d)の工程を順に複数回繰り返した後、最上層の前記半導体角柱の前記第1導電型の導電層と接続した配線層を形成する工程とを具備することを特徴とする不揮発性半導体記憶装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は不揮発性半導体記憶装置の製造方法に関する。特に、メモリセルを高密度に配置した不揮発性メモリセルの製造方法に関する。

[0002]

【従来の技術】従来より、不揮発性半導体記憶装置には、半導体基板と逆導電型のソース及びドレイン間のチャネル領域上に絶縁膜を介して浮遊ゲート及び制御ゲートを積層形成したMOSトランジスタをメモリセルとして用いている。しかし、このメモリセルを用いて大容量の半導体記憶装置を実現する際に、ビット線とドレインとを接続するコンタクト領域(通常2メモリセルにつき一つのコンタクト領域が必要となる)が高密度化の障害になっていた。

【0003】 ここで、1メモリセル当たりのコンタクト 50 側壁に第2の絶縁膜を介して第2の導電膜を形成し、隣

領域の占める割合を大幅に低減するため、複数の積層ゲート型MOSトランジスタのソース・ドレインを直列に接続したメモリセルを用いた不揮発性半導体記憶装置が開発されるに至っている。このようなメモリセルをNOND型メモリセルと呼び、それ以前のメモリセルをNOR型メモリセルと呼ぶ。

【0004】最小加工線幅をFとすると、NAND型メモリセルは1ピット当たりの情報記憶を理想的には6F²の面積で実現することができる。しかし、例えば16メモリセルを直列に接続したNAND型メモリセルの場合、32ピット毎にやはりコンタクトは必要となり、さらに、ソース側及びドレイン側の2種の選択トランジスタをそれぞれ設ける必要がある。この結果、理想的なほどにはメモリセル面積を低減することはできない。

[0005]

【発明が解決しようとする課題】上記したように、メモリセル面積を低減するために、NAND型メモリセルが開発されたが、ピット線コンタクトや選択トランジスタ等が存在するため、十分にセル面積を低減することがでおいという問題があった。さらに、NOR型、NAND型共に浮遊ゲートを各メモリセル毎に分離する工程が必要となるため、マスク合わせを含めた工程数が増大するという問題もあった。本発明は、上記欠点を除去し、簡易な製造工程により、高密度メモリセルを実現した不揮発性半導体記憶装置の製造方法を提供することを目的とする。

[0006]

【課題を解決するための手段】上記目的を達成するため、本発明では、第一の手段として、半導体基板の第1 導電型の半導体領域上に第1導電型、第2導電型及び第 1導電型の順に導電層が積層し、互いに隣接した複数の 半導体角柱を形成する工程と、複数の半導体角柱の前記 第2導電型の導電層領域の側壁に第1の絶縁膜を介して 各々独立した第1の導電膜を形成する工程と、この側壁 に第2の絶縁膜を介して第2の導電膜を形成し、隣接す る複数の半導体角柱間でこの第2の導電膜を接続する工程と、半導体角柱間に平坦化用絶縁膜を埋め込む工程 と、半導体角柱間に平坦化用絶縁膜を埋め込む工程 と、半導体角柱の上層の第1導電型の導電層と接続した 配線層を形成する工程とを具備することを特徴とする不 揮発性半導体記憶装置の製造方法を提供する。

【0007】また、第二の手段として、半導体基板の第 1 導電型の半導体領域上に素子分離用絶縁膜を形成し互いに隣接し半導体領域に達する開口部を形成する工程 と、(a) 半導体領域と直接的もしくは間接的に接続し た第1 導電型、第2 導電型及び第1 導電型の順に導電層 が積層し、互いに隣接した複数の半導体角柱を形成する 工程と、(b) 複数の半導体角柱の第2 導電型の導電層 領域の側壁に第1の絶縁膜を介して各々独立した第1の 導電膜を形成する工程と、(c) 複数の第1の導電膜の 側壁に第2の絶縁膜を介して第2の導電膜を形成し、陸 3

接する複数の半導体角柱間でこの第2の導電膜を接続する工程と、(d)半導体角柱間に平坦化用絶縁膜を埋め込む工程とを具備し、さらにこれら(a)、(b)、(a) トな(d) の工程を際に複数原料の原しなり、

(c) 及び(d) の工程を順に複数回繰り返した後、最上層の半導体角柱の第1導電型の導電層と接続した配線層を形成する工程とを具備することを特徴とする不押発性半導体配位装置の製造方法を提供する。

[0008]

【作用】 本発明で提供する第1の手段を用いると、半導 体角柱の側壁に形成した第1の導電膜が浮遊ゲートとし 10 て、この浮遊ゲートの外側に取り巻いて形成した第2の 導電膜が制御ゲートとして作用する。浮遊ゲートは半導 体角柱の側壁に形成するため、マスク合わせにより各セ ル毎に当該浮遊ゲートを切り放す工程が必要なく、いわ ばセルフアラインで形成することができる。さらに、浮 遊ゲートの膜厚により半導体角柱間の間隙が狭まってい ため、この浮遊ゲートの側壁に第2の絶縁膜を介して第 2の導電膜を形成すると、隣接する半導体角柱間で、当 該第2の導電膜が接続される。この結果、互いに隣接す る半導体角柱間で接続されたワード線形状の制御ゲート 20 が自然に、いわばセルフアラインで形成することができ る。従って、簡単な製造工程によって、浮遊ゲート、制 御ゲートのどちらをもセルフアラインで形成する不揮発 性半導体記憶装置の製造方法を提供できる。

【0009】また、本発明の製造方法を用いて形成した 不揮発性半導体メモリセルは、縦型であり、角柱の下部 がソース電極、上部がドレイン電極として作用するた め、ピット線コンタクトとして占める領域を、平面的 に、メモリセルのチャネル領域とオーバーラップさせる ことができる。従って、NAND型メモリセルよりも1 ピット当たりの占有面積の小さなメモリセルを提供する ことができる。

【0010】さらに、本発明で提供する第2の手段を用いると、(a)から(d)までのステップによって形成されるメモリセル層のうち、当該メモリセル層に属する半導体角柱の下部がソース電極、上部がドレイン電極として作用する。従って、各層を連続的に形成することが可能となり、縦型のNAND型メモリセルを実現することが可能になる。これによって、さらに高密度のメモリセルを実現することが可能になる。

[0011]

【実施例】以下、本発明の各実施例を図面を参照して説明する。はじめに、図1から図5を参照して、第1の実施例を説明する。図5は本発明の不揮発性半導体配憶装置に用いるメモリセルの断面図及びその等価回路図である。図5(a)に示すように、このメモリセルは、P型の半導体基板上101表面に形成されたN型拡散層領域103と、素子分離用絶縁膜105と、この開口部より半導体基板101に接続され、N型層109、P型層11及びN型層113が積層された半導体角柱107

と、この半導体角柱107側壁に順に積層形成されたゲート絶縁膜115、ポリシリコン膜117、ゲート間絶縁膜119、ポリシリコン膜121とからなる。ポリシリコン膜117は各半導体角柱107毎に独立しているが、ポリシリコン膜121は隣接する半導体角柱毎に接続されている(図5で示した方向に隣接する半導体角柱間では接続されていないが、図示しない紙面垂直方向の半導体角柱間では接続されている)。さらに、このメモリセルは、半導体角柱間を埋め込んだ平坦化用の層間絶縁膜123と、金属配線125とからなる。

【0012】図5(b)は、(a)に示したメモリセルの等価回路を示している。ピット線BLと共通ソース線SLとの間に並列に接続された複数の浮遊ゲート付きMOSトランジスタQ1からなる。ピット線BLは金属配線125に、共通ソース線SLはN型拡散層領域103に相当し、MOSトランジスタQ1の浮遊ゲートはポリシリコン膜117に、制御ゲートはポリシリコン膜121に相当する。さらに、N型層109はソース電極に、P型層111はチャネル領域に、N型層113はドレイン電極にそれぞれ相当する。

【0013】続いて、本発明の第1の実施例の製造工程 を図1から図5を参照して説明する。P型単結晶シリコ ンからなる半導体基板101表面にイオン注入により約 1μmの深さのN型拡散層領域103を形成する。この 半導体基板101表面を熱酸化することにより約0.5 μmの膜厚の素子分離用絶縁膜105を熱酸化により形 成する。この素子分離用絶縁膜105の所定の領域を、 最小加工線幅を1辺とする正方形状のマスクを用いてり アクティブイオンエッチング等の手法を用い選択的に除 去し、最小加工線幅が 0.5μ mの場合は 0.5μ m× 0. 5 μ m の 開口部を複数形成する。この 開口部は 行列 状に形成され、列方向には最小加工線幅の二倍の間隔を 空けて、行方向には最小加工線幅と同幅の間隔を空けて 配置する。開口により露出した半導体基板101を種結 晶とし、単結晶成長技術(ラテラルエピタキシー法)を 用いて半導体層を形成する。この単結晶成長中に不純物 を混入させ、下層から順に0.5μmの膜厚のN型層1 09、0.8 μmの膜厚のP型層111及び0.8 μm の膜厚のN型層113となるように半導体層を順次形成 40 する。ここで、必要に応じてレーザーアニール法もしく は電子アニール法等を用いて結晶性を向上させても良 い。上述したように、P型層111はトランジスタのチ ャネル領域として使用するため、不純物濃度の十分な制 御が必要となる。最適なP型不純物濃度は5×1016 c m-3 程度である。続いて、単結晶成長させたシリコン積 層を $0.7\mu m \times 0.7\mu m$ の平面積となるようリアク ティブイオンエッチング等を用いて正方形状に加工し、 半導体角柱107を形成する。(図1参照。ただし (a) は平面図、(b) はA-A' 領域のの断面図を示 50 している。) 続いて、半導体角柱107の側面にゲート

絶縁膜となる約10nmの第1の絶縁膜115を熱酸化 により形成する。全面に 0. 4μmの膜厚の高濃度にN 型不純物がドープされたポリシリコン膜を形成し、リア クティブイオンエッチング法を用いてエッチバックを行 い、半導体角柱107の側壁のみにポリシリコン膜11 7を残存させる。ここで、P型層111の側部が完全に ポリシリコン膜117で覆われるようにエッチングの制 御を行う。続いて、ポリシリコン膜117の側面にゲー ト間絶縁膜となる約10nmの第2の絶縁膜119を熱 酸化により形成する。ここで、第2の絶縁膜119は熱 10 酸化膜に限らず、酸化膜・窒化膜・酸化膜からなる複合 膜であってもよい。(図2参照。ただし(a)は平面 図、(b) はA-A'領域のの断面図を示している。) 続いて、全面に 0. 4 µmの膜厚の高濃度にN型不純物 がドープされたポリシリコン膜を形成し、リアクティブ イオンエッチング法を用いてエッチバックを行い、半導 体角柱107の側壁及び隣接する半導体角柱間の領域に ポリシリコン膜121を残存させる。なお、このポリシ リコン膜はシリサイド膜、ポリサイド膜、高融点金属膜 等を用いることも可能である。ここで、列方向に隣接す る半導体角柱107-1、107-2間は最小加工線幅 の間隔であるため、ポリシリコン膜121はお互いに連 結するが、行方向に隣接する半導体角柱107-1、1 07-3間は最小加工線幅の二倍の間隔であるためポリ シリコン膜121は互いに連結しない。(図3参照。た だし(a)は平面図、(b)はA-A'領域のの断面図 を示している。) 続いて、全面に酸化膜を2. 5μmの 膜厚で形成した後、フッ化アンモニウム液等を用いて全 面にエッチバックを行い、半導体角柱107の上層部を 露出させ、半導体角柱間の領域を酸化膜123で埋め込 む。(図4参照)続いて、アルミニウムを全面にスパッ 夕法等により堆積させ、これをビット線形状にパターニ ングすることにより、金属配線125を形成する。な お、金属配線はアルミニウム・シリコン・銅からなる合 金や銅、チタン・窒化チタン等のバリアメタルを用いた 多層膜等から形成しても良い。 (図5参照) このよう に、第一の実施例によると、半導体角柱107の側壁に 形成したポリシリコン膜117、すなわち、第1の導電 膜が浮遊ゲートとして、この浮遊ゲートの外側に取り巻 いて形成したポリシリコン膜121、すなわち、第2の 導電膜が制御ゲートとして作用する。浮遊ゲートは半導 体角柱の側壁に形成するため、マスク合わせにより各セ ル毎に当該浮遊ゲートを切り放す工程が必要なく、いわ ばセルフアラインで形成することができる。さらに、浮 遊ゲートの膜厚により半導体角柱間の間隙が狭まってい ため、この浮遊ゲートの側壁に第2の絶縁膜119を介 してポリシリコン121を形成すると、隣接する半導体 角柱間で、これらが接続される。この結果、互いに隣接 する半導体角柱間で接続されたワード線形状の制御ゲー トが自然に、いわばセルフアラインで形成することがで 50

きる。従って、簡単な製造工程によって、浮遊ゲート、 制御ゲートのどちらをもセルフアラインで形成すること ができる。

【0014】また、本実施例の不揮発性半導体メモリセルは、縦型であり、角柱の下部がソース電極、上部がドレイン電極として作用するため、ビット線コンタクトとして占める領域を、平面的に、メモリセルのチャネル領域とオーバーラップさせることができる。この結果、理想的な $6F^2$ の面積で1ビットを実現できる。従って、NAND型メモリセルよりも1ビット当たりの占有面積の小さなメモリセルを形成できる。

【0015】さらに、第1の実施例で形成したメモリセルはNOR型の接続であり、NAND型よりも読み出しが一般に高速である。さらに、トランジスタはサラウンドゲート形状(半導体角柱を制御ゲートが覆っている形状)となっているため、非選択時に確実にオフし、選択時に消去状態のメモリセルであれば確実にオンすることができる(一般のブレーナ型よりもよりコンダクタンスが大きくなる)。従って、高速化にはさらに有利である。

【0016】続いて、本発明の第2の実施例を図6を参 照して説明する。図6は本発明の不揮発性半導体記憶装 置に用いるメモリセルの断面図及びその等価回路図であ る。図5 (a) に示すように、このメモリセルは、10 層のメモリセル層131……140からなり、各々のメ モリセル層は第1の実施例で説明したメモリセル構造と ほぼ同様の形状であるため、対応する要素には同様の番 号を符している。すなわち、P型半導体基盤101と、 N型拡散層領域103と、素子分離用絶縁膜105上に 第一層目のメモリセル層131及び上層のメモリセル層 が形成され、各メモリセル層はN型層109、P型層1 11及びN型層113が積層された半導体角柱107 と、この半導体角柱107側壁に順に積層形成されたゲ ート絶縁膜115、ポリシリコン膜117、ゲート間絶 縁膜119、ポリシリコン膜121とからなる。ポリシ リコン膜117は各半導体角柱107毎に独立している が、ポリシリコン膜121は隣接する半導体角柱毎に接 続されている (図5で示した方向に隣接する半導体角柱 間では接続されていないが、図示しない紙面垂直方向の 半導体角柱間では接続されている)。さらに、このメモ リセル層には、半導体角柱間を埋め込んだ平坦化用の層 問絶縁膜123が形成されており、最上層には金属配線 125が形成されている。

【0017】図6(b)は、(a)に示したメモリセルの等価回路を示している。ビット線BLと共通ソース線SLとの間に直列に複数個接続された浮遊ゲート付きMOSトランジスタQ1……Q10からなる。ビット線BLは金属配線125に、共通ソース線SLはN型拡散層領域103に相当し、MOSトランジスタQ1の浮遊ゲートはポリシリコン膜117に、制御ゲートはポリシリコ

7

ン膜 121に相当する。さらに、N型層 109はソース 電極に、P型層 111はチャネル領域に、N型層 113はドレイン電極にそれぞれ相当する。MOSトランジスタ 22 ……Q908トランジスタはメモリセルトランジスタとして作用し、MOSトランジスタQ1はソース側選択トランジスタ、MOSトランジスタQ10はドレイン側選択トランジスタして作用する。このように120のメモリセルが実現される。

【0018】このように、本発明で提供する第2の手段 10 を用いると、各ステップによって形成されるメモリセル 層のうち、当該メモリセル層に属する半導体角柱の下部 がソース電極、上部がドレイン電極として作用する。従って、各層を連続的に形成することが可能となり、縦型のNAND型メモリセルを実現することが可能になる。これによって、さらに高密度のメモリセルを実現することが可能になる。

【0019】また、第一の実施例と同様に、簡単な製造工程によって、浮遊ゲート、制御ゲートのどちらをもセルフアラインで形成することができる。また、ビット線 20コンタクトとして占める領域を、平面的に、メモリセルのチャネル領域とオーバーラップさせることができる。このため極端に1ビット当たりの占有面積の小さなメモリセルを形成できる。

【0020】さらに、トランジスタはサラウンドゲート 形状(半導体角柱を制御ゲートが覆っている形状)となっているため、非選択時に確実にオフし、選択時に消去 状態のメモリセルであれば確実にオンすることができる (一般のプレーナ型よりもよりコンダクタンスが大きくなる)。これは、ビット線と共通ソース線との間の直列 コンダクタンスが増入しがちなNAND型メモリセルに とって、非常に好ましい。従って、高速化にも非常に有利である。

[0021]

【発明の効果】以上のように、本発明を用いると、簡易

な製造工程により、高密度メモリセルを実現した不揮発性半導体配憶装置の製造方法を実現できる。また、付随的な効果として、高速消去・高速統出動作が可能な不揮発性半導体記憶装置を提供できる。この効果は、NAN D型メモリセルに用いたときに特に重要である。

R

【図面の簡単な説明】

【図1】本発明の第1の実施例による不揮発性半導体メモリセルの製造工程を示す平面図及び断面図である。

[図2] 木発明の第1の実施例による不揮発性半導休メモリセルの製造工程を示す平面図及び断面図である。

【図3】本発明の第1の実施例による不揮発性半導体メモリセルの製造工程を示す平面図及び断面図である。

【図4】本発明の第1の実施例による不揮発性半導体メモリセルの製造工程を示す断面図である。


【図5】本発明の第1の実施例による不揮発性半導体メモリセルの断面図及びその等価回路である。

【図6】本発明の第2の実施例による不揮発性半導体メモリセルの断面図及びその等価回路である。

【符号の説明】

- 20 101 半導体基板
 - 103 N型拡散層
 - 105 素子分離用絶縁膜
 - 107 半導体角柱
 - 109 N型層
 - 111 P型層
 - 113 N型層
 - 115 第1の絶縁膜
 - 117 ポリシリコン膜
 - 119 第2の絶縁膜
 - 121 ポリシリコン膜
 - 123 平坦化用層間絶縁膜
 - 125 金属配線
 - BL ピット線
 - SL 共通ソース線
 - Q MOSトランジスタ


[図4]





(6)


【図2】


特開平7-235649























【図6】